基于FPGA-TDC的多路加速度计同步采集系统设计与实现
摘要
摘要:针对传统多路加速度计采集系统效率低、精度不足、依赖进口等问题,本研究提出基于FPGA-TDC的同步采集系统[4]。采用双链三路测时架构,融合卡尔曼滤波与莱特准则实现野值剔除及噪声抑制,通过双路反相时钟、两次时间内插法提升测量精度,结合温度校准与多通道一致性修正降低系统误差,基于R₂²FFT算法优化FPGA硬件以实现低功耗高集成。系统支持八通道同步采集[5],时间分辨率达皮秒级,可提升石英振梁加速度计静态测量能力,降低测试成本并摆脱进口依赖,在航空航天、雷达探测等高精度测控领域具有重要工程价值与战略意义。
发表时间
2026年05月15日(期刊网平台发表日期,不代表实际的发表时间)